Ciencias Exactas y Ciencias de la Salud
Permanent URI for this collectionhttps://hdl.handle.net/11285/551039
Pertenecen a esta colección Tesis y Trabajos de grado de las Maestrías correspondientes a las Escuelas de Ingeniería y Ciencias así como a Medicina y Ciencias de la Salud.
Browse
Search Results
- Descripción de un Modelo Sub-óptimo en C de un Turbo Codificador de Canal para UMTS-Edición Única(Instituto Tecnológico y de Estudios Superiores de Monterrey, 2008-11-01) Lugo Pérez, José Gonzálo; García García, Andrés David; González Villarruel, Javier Eduardo; Cuevas Ruiz, José Luis; González Mendoza, Miguel; Tecnológico de Monterrey, Campus Estado de MéxicoLos turbo códigos son una técnica muy poderosa y eficiente para la codificación de canal ya que son capaces de permitir la comunicación libre de errores a baja potencia y altas velocidades de transmisión. Las investigaciones en este campo impactan directamente las áreas de comunicaciones satelitales, enlaces de microondas, telefonía celular, Internet y comunicaciones móviles entre otros. Debido a la naturaleza iterativa y compleja de la decodificación, se buscan alternativas subóptimas que alcancen lo más cerca posible los rendimientos en la corrección de errores y puedan ser implementados en plataformas de hardware reconfigurable como los Procesadores de Señales Digitales (DSP) y los Arreglos de Compuertas Programables en el Campo (FPGA) a mayor velocidad de procesamiento y bajo consumo de potencia. Por lo anterior, el presente trabajo propone describir un modelo en C++ donde se programen estas funciones sub-óptimas para simular varias condiciones de comunicación y evaluar los rendimientos en el envío de información. Este modelo servirá como base para la implementación en cualquier plataforma de hardware reconfigurable a través de una adecuación algoritmo arquitectural. La estructura de la tesis está conformada de tal manera que se comprendan los conceptos básicos de la teoría de la información, la codificación de canal, el funcionamiento de los turbo códigos y la teoría de la decodificación Maximum A Posteriori (MAP) visto en el capítulo 2. Previamente se introduce una semblanza general de las aplicaciones de los turbo códigos así como la motivación del presente trabajo con sus objetivos y alcances en el capítulo 1. El capítulo 3 explica brevemente los parámetros del estándar UMTS, las plataformas de hardware reconfigurable y se introducen las funciones sub-óptimas a utilizar en los modelos de simulación aplicados a éste estándar. La descripción detallada de la construcción del modelo de referencia en Simulink y la descripción del modelo en C se abordan en el capítulo 4. El capítulo 5 presenta los resultados de las simulaciones generadas con los modelos implementados en C y, por último, el capítulo 6 muestra las conclusiones obtenidas durante el desarrollo de la tesis así como algunas sugerencias para mejorarlo y el trabajo futuro a realizar.
- Implementación material de un algorítmo de turbo-codificación de canal en arquitecturas parcialmente reconfigurables(Instituto Tecnológico y de Estudios Superiores de Monterrey, 2005-01-01) Ramírez Marín, Roberto; GARCIA GARCIA, ANDRES DAVID; 25605; García García, Andrés David; emipsanchez; González Pérez, Luis Fernando; González Villarruel, Javier Eduardo; Cumplido Parra, RenéLos turbo códigos representan una alternativa muy poderosa para el bloque de codificación de canal en las nuevas generaciones de comunicaciones móviles (tercera y cuarta generación); esto es gracias a su desempeño correctivo permite transmitir la información a menor potencia conservando una tasa baja de bits con error en la comunicación. Recientemente, la investigación y el desarrollo de los códigos correctores de error se centran en la búsqueda de algoritmos de decodificación y su implementación en plataformas programables de alta velocidad (FPGA´s y DSP´s) para optimizar la corrección de errores, el consumo de potencia y la velocidad de procesamiento. El objetivo fundamental de la implementación material de este tipo de algoritmos consiste en desarrollar sus componentes de tal suerte, que presenten un desempeño cercano al teórico utilizando arquitecturas sub-óptimás, es decir, bloques en los que se sacrifique de forma moderada la precisión de los cálculos utilizando estructuras sencillas. De esta forma logramos reducir la complejidad del sistema y al mismo tiempo el consumo de potencia. En el presente trabajo se propone la implementación de un sistema de turbo codificación. Se construyeron las arquitecturas para el codificador y el bloque de decodificación Log-MAP y se analizó la implementación de una estructura iterativa de decodificación. El desempeño de cada uno de sus bloques, así como el análisis del impacto de cada una de las variables en el desempeño correctivo del sistema se consideraron en la implementación. A nivel de desarrollo arquitectural, se eligió al algoritmo MAP (Maximum a-posteriori probability) como bloque básico de decodificación, el cual representa la mejor alternativa en desempeño dentro del bloque de turbo decodificación con respecto a otras opciones. La arquitectura del algoritmo MAP propuesto se basa en operadores lógico-aritméticos sencillos como tablas de asignación y módulos de suma y resta. Los operadores más significativos de la implementación son el ACSOU (Add-Compare-Select-Offset-Unit) y el operador MAX*. El funcionamiento de todos los componentes se justificó utilizando vectores de prueba y un desarrollo en paralelo en MatLab. Se diseñaron los bloques necesarios para codificación y el entrelazado, además de proponer una alternativa de diseño para turbo codificadores más complejos. Los bloques correspondientes a la estructura de decodificación iterativa se diseñaron y validaron por separado, para después obtener curvas de desempeño en Matlab. Los resultados arrojaron información valiosa acerca de los elementos críticos en la decodificación y el manejo de la información extrínseca de un bloque de decodificación al otro. De la misma forma, se identificaron las ventajas y desventajas de la arquitectura propuesta y el camino a seguir para obtener mejores resultados en términos de desempeño correctivo. Finalmente, se desarrollaron las bases para el diseño de una plataforma de turbo codificación-decodificación en un esquema de reconfiguración dinámica ligada a la información del estado del canal. Se propone que, dependiendo de las condiciones y características del canal de transmisión utilizado, el sistema sea capaz de adaptar el número de iteraciones de la decodificación para lograr recuperar completamente la información consumiendo menos potencia.
- Implementación del estándar de encripción avanzado AES usando circuitos lógicos programables de tipo FPGA para ser utilizado en la encripción de archivos de computadora(Instituto Tecnológico y de Estudios Superiores de Monterrey, 2003) Varguez Moo, Alberto; Gómez Cárdenas, Roberto; García García, Andrés David; González Pérez, Luis Fernando; Trejo Rodríguez, Luis ÁngelMantener la confidencialidad de la información contenida en una computadora es para muchos una gran necesidad. Para cubrir esta necesidad, existen en el mercado una amplia variedad de programas de cómputo que prometen por medio de contraseñas, codificación o encripción mantener esta confidencialidad, el inconveniente de estos programas radica en que poseen poca seguridad física, especialmente con respecto al almacenamiento de la llave de encripción, además de la excesiva carga de procesamiento que delegan al microprocesador para realizar la tarea de protección. El objetivo de este trabajo fue la implementación de un circuito electrónico para la encripción de archivos contenidos en una computadora. Específicamente se implementó el Algoritmo de Encripción Avanzado en un dispositivo lógico programable de alta densidad de tipo FPGA, adoptando las consideraciones necesarias para que este dispositivo pudiera comunicarse con la computadora por medio del bus PCI. Se pretende, con esta implementación, proveer una mayor seguridad a la llave de encripción y de evitar la sobrecarga de trabajo al microprocesador de una computadora. Durante el desarrollo de este trabajo se hizo uso de un lenguaje de descripción material para la descripción funcional del circuito y lenguajes de programación para elaborar la interfaz de usuario y efectuar pruebas con el algoritmo. Por consiguiente, se emplearon herramientas de diseño asistido por computadora, como son simuladores y compiladores. Los resultados obtenidos fueron satisfactorios, ya que la especificación resultante y optimizada posee características semejantes de productos comerciales.